SEMICONDUCTOR STORAGE EVICE AND MANUFACTURE THEREOF

Patent number:

JP63204770

Publication date:

1988-08-24

Inventor:

KURACHI IKUO

Applicant:

OKI ELECTRIC IND CO LTD

Classification:

- international:

H01L29/78

- european:

Application number:

JP19870035792 19870220


Priority number(s):

Abstract of JP63204770

PURPOSE:To improve a manufacturing yield by forming a drain region that is composed of low and high concentrated layers and by causing a gate electrode to be made up of a polysilicon gate layer as well as side walls consisting of nitriding films which are prepared at side parts of the polysilicon gate.

CONSTITUTION:A drain region comprises a low

CONSTITUTION:A drain region comprises a low concentrated layer 17 and a high concentrated layer 20 and a gate electrode is composed of a polysilicon gate layer 16 and side walls 19 consisting of nitriding films 18 which are prepared at side parts of the polysilicon gate layer 16. As the gate electrode is formed by the polysilicon gate 16 and the side walls 19 consisting of the nitriding films 18 that are adjacent to the above gate 16, both of which are respectively prepared on a gate oxide film. A structure of the gate electrode forms the structure consisting of one layer in the direction of highness. This configuration makes stepped parts small and almost completely removes undesired interconnection metal layers when a patterning of an interconnection metal is performed and then improves a manufacturing yield.



Data supplied from the esp@cenet database - Patent Abstracts of Japan

⑲ 日本国特許庁(JP)

① 特許出願公開

⑫ 公 開 特 許 公 報 (A)

昭63-204770

@Int Cl.4

識別記号

庁内整理番号

❷公開 昭和63年(1988)8月24日

H 01 L 29/78

3 7 1 3 0 1

7514-5F X-8422-5F

発明の数 2 (全7頁) 審査請求 未請求

の発明の名称

半導体記憶装置及びその製造方法

顧 昭62-35792 到特

29出 願 昭62(1987) 2月20日

②発 明 老 頭

の出

郁 生

東京都港区虎ノ門1丁目7番12号 沖電気工業株式会社内

沖電気工業株式会社

東京都港区虎ノ門1丁目7番12号

人 20代 理

弁理士 大 垣

1.発明の名称

半導体記憶装置及びその製造方法

2.特許請求の範囲

(1) ソース領域と、ドレイン領域と、シリコン 基板上にゲート酸化膜を介して設けたゲート電極 とを且える半導体記憶装置において、

少なくともドレイン領域を低速度層及び高濃度 層で構成し、

彼ゲート電極を、ポリシリコンゲート層と、 験 ポリシリコンゲート層の傾部に設けた窒化膜より なるサイドウォールとを以って構成して成る ことを特徴とする半導体記憶装置。

(2) シリコン基板上に形成されたゲート酸化膜 上にポリシリコンゲート層を形成する工程と、

該ポリシリコンゲート層をマスクとして前記シ りコン基板に第一不統物を導入し低資度層を形成 する工程と、

前記ポリシリコンゲート層の側部に、酸ポリシ リコンゲート層と相俟ってゲート電極を構成する ための、窒化膜からなるサイドウオールを形成す る工程と、

酸ポリシリコンゲート層及びサイドウオールを マスクとして前記シリコン基板に第二不純物を導 入して高濃度層を形成する工程と

を含むことを特徴とする半導体記憶装置の製造方 井:

3. 発明の詳細な説明

(産業上の利用分野)

この発明は半導体記憶装置、特に消去可能かつ プログラム可能な読出し専用メモリ及びその製造 方法に関する。

(従来の技術)

. 従来より種々のタイプの半導体配位装置が開 発されかつ実用に供されてきている。このよう な半導体記憶装置の一つとして上述したような 消去可能かつプログラム可能な読出し専用メモ・ y (EPROM: Erasable - ProBrammabule ead-only
Memory)があり広く用いられている (例えば文献:「フィジックス オブ セミコンダクタデバイシーズ (Physics of
Semiconductor Devices)
pp496~503、ウイリー-インターサイエ
ンス (Wiley-Interscience)
社、81年、エス・エム・スジ (S.M.SZE

第3図はこのようなEPROMのメモリセルの 茜本回路を示す図で、マトリックス状に配列した 書き込み用金属配線(ワード線) LWと、選択信 号用の金属配線(データ線) LDとの各交差点に BPROMをそれぞれ配置し、そのゲート電極 G を金属配線 LWに接続させ、ドレイン電極 Dを 金属配線 LDに接続し、ソース電極 Sを接地し た構成となっていて、フローテイングゲート G に電荷を与えて関値を変化させるようになって いる。

第4回はこの従来のEPROMのメモリセル構

積み重ねた二層構造となってしまい、これがた、ゲート電極部分での段差が大きくなってソース及びドレイン領域に対する金属配線のためる。 がルーホールのゲート電極側の側壁が長くなる。 従って、ウェハ全面に金属層を被着した後ェッチングして金属配線パターンを形成しようともよったの と、段差部の側面に被着した所要箇所以外の金属 配線層を完全には除去出来ず、この残存した金属 配線層が短絡の原因となるため、半導体配位変 の製造歩留りを悪くするという問題点があった。

また、従来構造のEPROMの如き半導体記憶装置によれば、ゲート電極構造が絶縁層を挟んでポリシリコンゲート層とフローティングゲートとの二層構造となっているため、製造工程数が多くかつ複雑であり、この点からも製造歩留まりを高めることが出来ないという問題点があった。

この発明の目的は、製造工程を簡略出来る構造の半導体記憶装置を提供すると共に、その製造方法を提供することにある。

造を観略的に示す。 部断面図で、30はシリコン半 遊体基板、31はフィールド酸化膜、32はゲート酸 化膜、33はこのゲート酸化膜32上に形成されたフ ローテイングゲート、34はこのフローテイング ゲート33の上側にゲート酸化膜と同一又は異なる 絶縁膜を介して設けたポリシリコンゲート層、35 は中間絶錄膜、38はソース及びドレイン領域をそ れぞれ形成する が拡 散層、37はコンタクトホー ル、38はゲート、ソース及びドレインをそれぞれ 所要箇所に接続するための配線用金属である。

このようなEPROM構造において、既に説明した通り、従来はシリコン半導体基板30からフローティングゲート33ペキャリアを注入し、フローティングゲート33に電荷を書積することで記憶を行っていた。

(発明が解決しようとする問題点)

しかしながら、上述した従来のEPROMの加き半導体記憶装置では、フローティングゲートを用いているため、ゲート電極構造がポリシリコンゲート暦とフローティングゲートとを高さ方向に

(問題点を解決するための手段)

この目的の達成を図るため、この発明によれば、

ソース領域と、ドレイン領域と、シリコンの半 導体基板上にゲート酸化膜を介して設けたゲート 電極とを具える半導体記憶装置において、

少なくともドレイン領域を低速度層及び高濃度 層の両層で構成し、

ゲート電極を、ポリシリコンゲート層と、このポリシリコンゲート層の傾部に設けた変化膜よりなるサイドウォールとを以って構成して成ることを特徴とする。

さらに、この発明の半導体記憶装置の製造方法 によれば、

シリコンの半導体基板上に形成されたゲート 酸化膜上にポリシリコンゲート層を形成する工程 レ

このポリシリコンゲート層をマスクとしてこの 半導体基板に第一不鈍物を導入し低濃度層を形成 する工程と、 このポリシリコンゲート層の傾部に、当該ポリシリコンゲート層と相俟ってゲート電極を構成するための、窒化膜からなるサイドウォールを形成する工程と、

このポリシリコンゲート層及びサイドウオールをマスクとして半導体基板に第二不純物を導入して高濃度層を形成する工程とを含むことを特徴とする。

(作用)


この発明の半導体記憶装置の構造によれば、ゲート電極を、ゲート酸化與上にそれぞれ設けられたポリシリコンゲート層及びこれに隣接する 窒化腺からなるサイドウオールで、形成してある ため、ゲート電極構造は高さ方向には一層分の構造となり、従って段差が小さく、配線金属のパターニングの際に不所望な配線金属層をほぼ完全 に除去出来、歩留りの向上を図ることが出来る。

また、この発明の半導体記憶装置の製造方法に

に変えることが出来るものである。

先ず、基板としてシリコン単結晶基板10を用意し、この基板10に、シリコン窒化膜を耐酸化膜として用いる通常の選択酸化法であるLOCOS法によって、フィールド酸化膜11を形成してアクティブ領域12とフィールド領域13とを分離する。続いて、アクティブ領域12の基板面を、例えば900℃の温度の乾燥酸素中で、酸化してメモリセルとなるトランジスタのゲート酸化膜14を例えば200~300人の膜厚となるようにして形成し第1回(A)に示すようなウェハ状態を得る。

次に、第1図(B)に示すように、ウエハ全面にゲート電極を構成するためのポリシリコン腹15を通常の方法で形成し、続いて、このポリシリコン腹15に、例えば熱拡散或はイオン往入法によってリン又はその他の事電性を持たせかつ低抵抗化を図るための任意好適な不純物を約3×10²⁰~6×10²⁰cm - 3 程度の高濃度の不純物添加濃度で導入する。



(実施例)

以下、図面を参照してこの発明の半導体記憶装 登及びその製造方法につき説明する。

尚、この半導体記憶装置の構造は、その製造方法の説明と併せて説明する。

次に、通常のホトリングラフィー技術を用いて、ゲート電極及び配線となる部分以外のポリンリコン膜15をエッチング除去し、ゲート電極用の例えばストライブ状のポリシリコンゲート暦18をアクティブ領域12の上側に形成し、第1図(C)に示すようなウェハ状態を得る。

 が空防火され関値を上げることが出来るからであ る。

次に、このウェハ上に、通常の技術を用いて、 任意好適の窒化膜18を形成し、第1図(E)に示 すようなウェハ状態を得る。

次に、この窒化膜18を任意好適な異方性エッチング例えばリアクティブ イオン エッチング(RIE)を用いてポリシリコンゲート暦18の上側裏面が露出するまでエッチングを行い、ポリシリコンゲート暦16の個壁に隣接して窒化膜のサイドウオール19を形成し、第1図(F)に示すようなウェハ状態を得る。


次に、このウェハに対し、ポリシリコンゲート 層16及びサイドウオール18をマスクとして、適当 の方法で第二不純物の添加を行いアクティブ領域 12のソース領域及びドレイン領域に高濃度層20 を形成し、第1図(G)に示すようなウェハ状態 を得る。この実施例では、第二不純物としてヒ素 を、8×10¹⁵~1、2×10¹⁶cm⁻²程度の ドーズ量及び40~60Ke V程度のエネルギー

このようにして形成された半導体記憶装置は、 第1図(H)からも理解出来るように、ゲート電 極をポリシリコンゲート暦18と、その優壁周辺の ゲート酸化膜14上に設けられた窒化膜よりなるサ イドウオール18とで形成した構造となっており、 従って、この発明の半導体記憶装置は、従来の、 基板面に直交する方向の二層構造のゲート電構構造の場合よりも、基板面と直交する方向の高さが 著しく低く、段差が小さい構造となっている。

次に、この発明の半導体記憶装置の動作例につき説明する。

第2図(A)及び(B)はこの発明の半導体記憶装置(BPROM)の動作説明図で、要部を概略的断面図で示してある。そして、第2図(A)はこのメモリセルへの書き込みを説明するための図であり、第2図(B)は読み取りを説明するための図である。

先ず、暫き込みの場合につき説明する。今、情報を書き込もうとするメモリセルに対し、ワード 級及びデータ級を用いて、ドレインアバランシェ



続いて、通常の技術を用いて、中間絶録膜21を形成し、然る後、リフロー処理を行い、続いてコンタクトホール22を形成し、その後ソース・ドレイン及びゲート用の金属配線23を形成し、さらには図示していないが通常の方法で保護用酸化膜を形成して第1図(H)に示すようなMOS型の半導体記憶装置であるBPROMを得る。

このホットエレクトロンはゲート酸化膜14中のトラップ、サイドウォール18の窒化膜中のトラップ及びゲート酸化膜14とサイドウォール18の窒化膜との界面の準位等に輸獲され、その結果、サイドウォール19の窒化膜中に電荷が発生する。このとき、一般には窒化膜は酸化膜に比べてトラップ

が多いので、発生する花荷も多い。

このように、ゲート電板C及びドレイン電極Dに高電圧を印加することによって、ドレインアバランシェホットキャリアをサイドウオール 18の室化膜に注入し、この注入されたキャリアをこの窒化膜にトラップして電荷を発生させ、よって、関値を変化させて書き込みを完了する。

に対して直交する高さ方向には、従来のようではないので、ゲート電極部における段差が従来よりも萎しく低く出来、しかも設けたり、カート電極をなっているので、ゲート電極をなっているので、ゲート電極をなっているので、ゲート電極をなっているので、ゲート電極をなって、配銀金属のエッチングの際に、従来のような配銀金属の未除去が向上する。

また、この発明の製造方法によれば、従来のような二層構造のゲート電極を形成する工程を必要としないので、製造が簡略化し、それにより、製造少留まりの向上を図ることが出来る。

4. 図面の簡単な説明

第1図(A)~(H)はこの発明の半導体記 位装置及びその製造方法の説明に供する製造工 程図、

第2図はこの発明の半導体記憶装置の動作説明

の関値電圧は電荷を注入しなかった場合の関値電圧よりも高くなる。従って、この関値電圧がかにはなることを検出することによってこのメモリセルに情報が審積されていることを知ることが出来る。
の関値電圧と同等かそれよりも高くすることが出来る。
また、読み取り時にソース及びドレイン電極
る。また、読み取り時にソース及びドレイン電極
スプロに印加する電圧状態を換えた理由は、ソース領域側に電荷があった方がチャネル形成に大きく影響し、読み取り効率を高めることが出来

この発明は上述した実施例にのみに限定されるものではなく、この発明の範囲内で多くの変形または変更を行い得ること明らかである。例えば、上述した実施例で説明した各構成成分の材料、導電型、配置関係、処理顧序或は数値的条件等は設計に応じて選当に変更することが出来る。

(発明の効果)

上述 した説明からも明らかなように、この発明 の半導体記憶装置によれば、ゲート電極を基板面

第3回は半導体記憶装置としてのEPROMの メモリセルの基本回路図。

第4図は従来のEPROMのメモリセル構造を 示す要部断面図である。

10… シリコン半導体基板

11…フィールド酸化膜

12… アクティブ領域、 13…フィールド領域

14…ゲート酸化膜、

るためである。

15… ポリシリコン膣

16… ポリシリコンゲート層

17…低濃度層 (例えば、正拡散層)

18… 窒化膜、

19…サイドウォール

20…高速度圏(例えば、ゴ拡散層)

21…中間絶縁膜、

22…コンタクトホール

23… 金屋配線。


华 許 出 頤 人

沖電気工業株式会社

代理人 弁理士

大 垣






17: 低濃度層

12


この発明の製造工程国


第 1 図

(D)




特開昭63-204770(6)





EPROMのメモリセルの基本回路 第3図



・従来の EPROMのメモリセル構造 第 4 図